Kemet电容代理-全球电子元器件供应商本期聚焦三条主线：存储涨价改变BOM成本结构、AI算力与封装技术面加速迭代、UWB新标准落地。对多材料体系选型工程师而言，陶瓷、薄膜、钽三条路线在去耦频段、瞬态响应和可靠性要求上的边界，正在同步发生位移。
行业新闻
- 存储周期确认：GigaDevice上半年净利同比增1,092%。据DIGITIMES报道，GigaDevice半导体2026年上半年创历史最佳业绩，存储供应紧张叠加利基型DRAM/NAND涨价，盈利水平已超过2025年全年。存储在整个电子BOM中权重极大，涨价行情会倒逼系统在电源余量、纹波预算上重新收口。MLCC偏置电压下的容值衰减、聚合物钽的耐压降额、薄膜电容的温升系数，在”降本重新启动”的背景下需要提前排定优先级，避免BOM二次调整。
- 面板级封装路线分化：FOPLP拼成本，CoPoS攻AI芯片。据DIGITIMES报道，AI芯片正朝更大裸片与更高集成度演进，先进封装从300mm晶圆转向方形面板，PLP领域最热的两条路线是FOPLP与CoPoS，玻璃基技术仍在路线图远端。方形面板会改变电容贴装时的热—力环境。陶瓷MLCC对板弯应力和热失配敏感，薄膜电容在异构集成中更易适应再布线层。选型验证应优先看形变条件下的抗裂纹能力与焊点完整性，而不是只比容值密度。
- 后GPU时代逼近：AMD收购Taalas，Google推进Frozen v2。据DIGITIMES报道，AMD宣布收购加拿大AI推理芯片初创公司Taalas，后者将模型权重直接固化到硅片，而非依赖传统HBM；Google的Frozen v2同样瞄准后GPU时代。权重固化的推理芯片，峰值功耗与负载阶跃特征更接近定制ASIC。去耦设计需在更宽频段内维持低阻抗：高频段由C0G/NPO类MLCC阵列承担，低压大电流段则依赖钽/聚合物体系做平稳支撑，三条路线的分工在此类应用中进一步固化。
新品发布
- Cerebras CS-4机架发布：三颗晶圆级处理器同架，性能最高至CS-3两倍。据DIGITIMES报道，Cerebras称CS-4在每秒每用户token交付量上比基于GPU的方案快至多30倍。三颗晶圆级芯片同架，等效供电点高度集中，近裸片去耦电容的阻抗峰值要求更严。低ESL MLCC在裸片边缘到基板焊球的路径上是抑制高频噪声的主力，薄膜电容则在一级去耦层提供低损耗缓冲。
- Socionext选择Intel 18A-P节点开发下一代定制SoC。据DIGITIMES报道，Socionext将采用Intel Foundry 18A-P工艺，面向数据中心、边缘计算和AI打造定制芯片。先进工艺节点意味着开关沿更陡、电流密度更高，去耦频段必须向更高频率扩展。薄膜电容的低损耗特性适合高频一级去耦，高容值MLCC继续承担基础电容平台，两者匹配应在设计前期完成，而非等测试数据回来再补救。
公司动态
- ST完成ST64UWB芯片家族对新UWB标准的验证。据Yahoo Finance报道，意法半导体已对其ST64UWB系列完成新一代UWB标准验证。UWB场景对陶瓷天线匹配和射频前端去耦的温度稳定性要求较高，C0G/NPO介质体系温度特性最平、直流偏置影响最小，是UWB前端的天然首选；薄膜与钽在这里更多承担电源侧职责，三条材料路线的分工在此场景下非常清晰。
趋势小结
本期六条动态指向同一趋势：陶瓷/薄膜/钽三条路线的分工边界持续重排。MLCC仍是高频去耦的默认选项，薄膜在定制ASIC一级去耦中占比上升，钽/聚合物体系锁定低压大电流可靠性场景。建议按目标阻抗曲线分频段做组合验证，选型窗口按周更新。
